

Family list

2 family member for: JP8338998

Derived from 1 application

ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE AND ITS

**PRODUCTION** 

Inventor: SAKAMOTO MICHIAKI

Applicant: NIPPON ELECTRIC CO

EC:

IPC: G02F1/136; G02F1/1368; G09F9/30 (+9)

Publication info: JP2780673B2 B2 - 1998-07-30

**JP8338998 A** - 1996-12-24

Data supplied from the esp@cenet database - Worldwide

Patent number:

JP8338998

**Publication date:** 

1996-12-24

Inventor:

SAKAMOTO MICHIAKI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

G02F1/136; G02F1/1368; G09F9/30; H01L21/336; H01L29/786; G02F1/13; G09F9/30; H01L21/02; H01L29/66; (IPC1-7): G02F1/136; H01L21/336;

H01L29/786

- european:

Application number: JP19950146164 19950613 Priority number(s): JP19950146164 19950613

#### Report a data error here

#### Abstract of JP8338998

PURPOSE: To prevent the contact defect of TFT electrodes and pixel electrodes without increasing production stages. CONSTITUTION: Thin-film transistors(TFTs) and peripheral contact electrodes are formed on a transparent substrate I and a passivation film 9 is laminated thereon. Contact holes 10 are formed on the peripheral contact electrodes of the film and the electrodes of the TRs and a metallic film 12 is deposited and patterned, by which the metallic film 12 is patterned and formed on the channel parts of the TFTs and the contact hole parts. The light shielding films 11 on the channel parts 15 and the metallic films 12 on the contact holes 10 are formed in another islands and the light shielding films 12 on the channel parts 15 are made floating. Finally, a transparent conductive material is deposited and patterned to form pixel electrodes. Simultaneously, a transparent conductive layers 14 are patterned and formed on the light shielding films.

### (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平8-338998

(43)公開日 平成8年(1996)12月24日

(51) Int. Cl. 6	識別記号	FI		
G02F 1/136	500	G02F 1/136	500	
HO1L 29/786		HO1L 29/78	619	В
21/336			627	Е

審査請求 有 請求項の数7 OL (全7頁)

(21)出願番号	特顧平7-146164	(71)出願人	000004237
			日本電気株式会社
(22)出願日	平成7年(1995)6月13日		東京都港区芝五丁目7番1号
		(72)発明者	坂本 道昭
		;	東京都港区芝五丁目7番1号 日本電気株
			式会社内
		(74)代理人	弁理士 京本 直樹 (外2名)


#### (54) 【発明の名称】アクティブマトリクス型液晶表示装置およびその製造方

法

#### (57)【要約】

【目的】製造工程を増大することなくTFT電極と画素電極との接触不良を防止することにある。

【構成】透明基板上に薄膜トランジスタおよび周辺コンタクト電極を形成し、パッシベーション膜を積層する。この膜の周辺コンタクト電極上およびトランジスタノ電極上にコンタクトホールを形成し、金属膜を堆積、パターニングして薄膜トランジスタのチャネル部上およびコンタクトホール部上に金属膜をパターン形成する。ここでチャネル部上の遮光膜およびコンタクトホール上の金属膜は別のアイランドで形成し、チャネル部上の遮光膜はフローティングとする。最後に透明導電材料を堆積、パターニングして画素電極を形成する。同時に遮光膜上にも透明導電層をパターン形成する。



#### 【特許請求の範囲】

【請求項1】 透明基板上にゲート電極、ゲート絶縁 膜、半導体層、ドレイン・ソース電極からなる薄膜トラ ンジスタを配列してなる薄膜トランジスタ基板を有する アクティブマトリクス型液晶表示装置において、パッシ ペーション膜上に前記薄膜トランジスタのチャネル部を 遮光する金属遮光膜および画素電極を有し、前記ソース (ドレイン) 電極と前記画素電極との間に金属膜が介在 していることを特徴とするアクティブマトリクス型液晶 表示装置。

【請求項2】 前記金属遮光膜が透明導電体膜で覆われ ていることを特徴とする請求項1記載のアクティブマト リクス型液晶表示装置。

【請求項3】 前記金属遮光膜は前記画素電極と分離さ れて形成されていて電気的にフローティングであること を特徴とする請求項1又は2記載のアクティブマトリク ス型液晶表示装置。

【請求項4】 前記薄膜トランジスタの半導体層の表面 が水素プラズマ処理により不活性化されていることを特 徴とする請求項1.2 又は3 記載のアクティブマトリク 20 高濃度にドープされたn+a-Si6をプラズマCVD ス型液晶表示装置。

【請求項5】 透明基板上にゲート電極および信号線を 選択的に形成する工程と、前記基板上にゲート絶縁膜お よび第1の半導体層および第2の半導体層を選択的に形 成する工程と、金属膜を被着しパターニングすることに よりドレインおよびソース電極を形成する工程と、パッ シベーション絶縁膜を成長し、パターニングすることに より周辺端子部および前記ソース又はドレイン電極上に コンタクトホールを形成する工程と、金属を被着しパタ ーニングすることにより前記チャネルコンタクトホール 30 に金属膜を形成する工程と、透明導電膜により画素電極 を形成する工程とを含むことを特徴とするアクティブマ トリクス型液晶表示装置の製造方法。

【請求項6】 前記パッシベーション膜にコンタクトホ ールを形成すると同時に前記ゲート絶縁膜を選択的に除 去して前記信号線の一部を露出させることを特徴とする 請求項5記載のアクティブマトリクス型液晶表示装置の 製造方法。

【請求項7】 前記パッシベーション膜形成前に前記半 導体層に水素プラズマ処理を施し、トランジスタのパッ 40 クチャネルを不活性化することを特徴とする請求項5又 は6記載のアクティブマトリクス型液晶表示装置の製造 方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置に関し、 特に薄膜トランジスタを有するアクティブマトリクス型 液晶表示装置およびその製造方法に関する。

[0002]

【従来の技術】図6は従来の薄膜トランジスタを有する 50 【0007】この問題を解決するため、特開昭64-6

アクティブマトリクス型液晶表示層値の概念を示す断面 図(a) および平面図(b) である。このアクティブマ トリクス型液晶表示装置は薄膜トランジスタ(TFT) 基板18および対向基板19からなり、その間にツイス トネマティック (TN) 液晶20を挟持する構造をとっ ている。TFT基板18はガラス基板1上にマトリクス 上に形成された各画素毎に対応する画素電極13と、信 号線22および走査線21、さらに画素電極毎に設けら れた薄膜トランジスタ (TFT) 23からなる。また対 10 向基板 1 9 は透明電極 2 4 および各画素毎に対応した R GBの色層25および遮光を目的とした遮光層26から なる.

【0003】図7はかかるTFT基板の製造方法であ る。ガラス基板1上にCr、W、Ta、Alなどの第1 金属膜をスパッタ法などを用いて被着しこれをパターニ ングしてゲート電極2と各信号線および走査線のための 周辺コンタクト電極3を形成する(図7(a))。次に SiNxなどからなるゲート絶縁膜4およびノンドープ アモルファスシリコン(a-Si)膜5、およびリンが 法により連続的に成長させたのち、n+a-Si6およ びa-Si5をアイランド上にパターニングする(図7 (b))。次にゲート絶縁膜をパターニングして第1金 属膜からなる周辺コンタクト電極3上のゲート絶縁膜4 のみを選択的に除去する(図7(c))。次にC r 、 W、Ta、Alなどからなる第2金属膜をスパッタ法な どにより被着およびパターニングして信号線およびドレ イン電極7、ソース電極8を形成する(図7(d))。 信号線の一部はコンタクト電極3に接続されている。さ らに酸化インジウム錫(ITO)などの透明電極を被 着、パターニングし、画素電極13を形成する。

【0004】次にソース、ドレイン電極8,7をマスク にTFTのチャネル部15上のn+a-Siをエッチン グ除去する(図7(e))。さらに特にプロジェクター などの場合は強光下での駆動となるため、TFT上にも 遮光層を設ける必要があり、Cr、W、Ta、Alなど からなる金属遮光膜 1 1 を形成、パターニングする (図 7 (g)).

【0005】以上のように従来の遮光膜付きチャネルエ ッチ型薄膜トランジスタの形成方法では、パターニング 工程が、各工程に対応して、パターニング工程は7回と

【0006】上記従来構造では信号線22と画素電極1 3が同層にあるため、これらの間隔x(図6(b)参 照)を10~20μm程度とらなくてはエッチング残り などにより画素電極13と信号線22のショートが増加 する。そのため、画案面積が小さくなり開口率は対角2 5cmVGAクラスのパネルで50%~60%に低下す

3

8729号公報では、図8に示すように、ドレイン、ソース電極7、8形成し、チャネル分を掘り込んだ後、パッシペーション膜9を形成して同膜9にコンタクトホール10を形成し、しかる後に画素電極13を形成している。画素電極13はこれによってソース電極8とバッシベーション膜9に設けられたコンタクトホール10を介して接続される。

【0008】 この場合、信号線22(7,8)と画素電極13は異なる層にあるため、これらの間隔を $0\sim2\mu$ mまで近づけることが可能となり、開口率が対角25c 10mVGAクラスのパネルで60%から70%に増加する。

【0009】 しかしながら、コンタクトホール10部での画素電極13が断線をおこし、ソース電極8・画素電極13間のコンタクト不良がおきる問題がある。

【0010】そこで、図8に12として示すように、コンタクトホール部10を透明画素電極13と金属層12の2層構造とする技術が特開昭4-68729号公報に開示されている。この場合、パターニング工程は層間分離しない場合に比べ、コンタクト部の金属層のパターニ 20ング工程分増え、パターニング工程は8回となる。

【0011】かかるパターニング工程の増大を抑えるために、実開平1-104051号公報では、図9のように、コンタクト部10の金属層12を金属遮光膜11と同じ金属膜で形成した、すなわち、遮光膜11でコンタクト金属層12を兼ねたTFTが開示されている。この場合、金属層12はコンタクトホール内およびTFTのチャネル領域上方にアイランド状にパターン形成されている。

【0012】かかるTFTでは、パターニング工程は遮 30 光膜11と金属層12のパターニングが同時に行われて いるので7回となる。

#### [0013]

【発明が解決しようとする課題】このように、開口率を 高めるために画素電極をソース電極と重ねて形成するこ とが提案されており、また、その場合におけるコンタク ト不良を解決するためにコンタクトホール10では透明 画素電極層13と金属層12の2層構造とすることが提 案されている。

【0014】しかしながら、実際に試作した結果、コン 40 タクト不良の原因としてはコンタクトホール10部での 画素電極13の断線の他に、ソース電極8である第2金 属膜とITOなどの透明画素電極13の接触不良が認められた。これはCrなどでドレイン・ソース電極7、8 形成後、プラズマCVDなどでパッシベーション膜9を形成する際に、金属表面に酸化Crが形成されるため、ITOなどの半導体膜を積層するとオーミックコンタクトがとれず、コンタクト性が極めて悪くなると考察される。

【0015】したがって、図8、図9に示す手法では、

ソース電極8・画案電極13間の良好なコンタクトを取るためには、ソース電極金属8表面の金属酸化膜をエッチングまたは逆スパッタ法などにより除去すること工程が必要となる。これは、製造プロセスを複雑化し、歩留りを劣化させることになる。

【0016】また、図9に示すものでは、コンタクト部の金属層12と遮光膜11が兼ねているが、この場合、遮光膜11とパッシベーション膜9さらにa-Si膜5によりMIS構造ができ、いわゆるバックチャネルが形成される。このため、画素電極13が正フレームと負ウレームとでTFTの電気特性が図2のように特にオフ側で非対称となり、TFTのオフ特性に起因するパネルの表示不良や、液晶へDC特性が印加することに起因する表示不良を引き起こし、パネル表示の面で問題点があった。

【0017】しかも、金属遮光膜11(12)が最上層となり、配向材を介して直接液晶と接しているため化学的に不安定である問題を有した。

【0018】本発明はこれらの点に鑑みてなされたものであり、したがって、その目的は、上記ドレイン、画素間層間分離TFTプロセスにおいて複雑なプロセスを増やすことなく、ソース・画素間のコンタクト不良を減らし、製造コストの低くかつ高歩留まりで製造することのできる化学的に安定したアクティブマトリクス基板とその製造方法を提供することにある。

#### [0019]

【課題を解決するための手段】上記目的を達成するため、本発明では透明な絶縁性基板上に形成されたゲート電極、ゲート絶縁膜、半導体層、ドレイン・ソース電極からなる薄膜トランジスタを配列してなる薄膜トランジスタ基板において、それを覆うパッシベーション膜上に、トランジスタのチャネル部を遮光する金属遮光層と画素電極を有し、ソース・画素電極間のコンタクトを金属遮光膜、画素電極の順に形成することを特徴とするアクティブマトリクス基板が提供される。

【0020】また、本発明によれば透明基板上にゲート電極を形成する工程と、ゲート絶縁膜およびノンドープ半導体層および低抵抗半導体層を連続成長させ、半導体層をパターニングする工程と、走査線および信号線の引出部上のゲート絶縁膜を除去する工程と、金属膜を被着、パターニングすることによりドレインおよびソース電極を形成する工程と、絶縁膜を成長、パターニングすることにより走査線および信号線の引出部上のパッシベーション膜を除去し同時にソース電極上コンタクトホールを形成する工程とを含むことを特徴とするアクティブマトリクス基板の製造方法が提供される。

#### [0021]

【実施例】本発明の上記および他の目的、特徴、利点を明確にすべく、以下、本発明の実施例について図面を参50 照にして説明する。

【0022】図1は本発明の第1の実施例のアクティブ マトリクス液晶表示装置をその製造工程順に示した断面 図である。本実施例では、まず、ガラスのような透明絶 縁基板 1 上にCr、W、Ta、Alなどからなる第1導 体膜をスパッタ法などにより100nm~300nmの 厚さに堆積し、フォトリソグラフィ法を用いてパターニ ングし、ゲート電極2および走査線およびその周辺コン タクト電極3を形成する(図1(a))。

【0023】次に、プラズマCVD法などによりSiN xなどからなるゲート絶縁膜4を200nm~600n 10 mの厚さに、チャンネル層としてのノンドープa-Si 膜5を100nm~400nmの厚さに、コンタクト層 としてのリンドープしたn+a-Si膜6を10nm~ 100nmの厚さに連続的に成膜し、各半導体層をアイ ランド上にパターニングする(図1(b))。

【0024】次に走査線および信号線の引出し部3上の ゲート絶縁膜4部分を除去する(図1(c))。

【0025】次に、Cr、W、Ta、Alなどからなる 第2導体膜をスパッタ法などにより100nm~300 nmの厚さに堆積後、第2導体膜をスパッタ法などによ 20 り100nm~300nmの厚さに堆積後、第2導体膜 とコンタクトn+a-Si層6をパターニングして、信 号線およびドレイン電極ソース7,8を形成する(図1

【0026】次にプラズマCVD法などによりSiNx などから成るパッシベーション膜9を100nm~30 0 n m 成膜し、走査線および信号線引出し部3のパッシ ベーション膜を除去し、同時にソース電極8上にコンタ クトホール 10を形成する(図1(e))。

体膜をスパッタ法により50nm~200m形成し、パ ターニングして薄膜トランジスタチャネル部15上およ びコンタクトホール部10上に金属膜12を形成する (図1 (f))。ここでチャネル部15上の遮光膜11 およびコンタクトホール上の金属膜12とは分離されて おり、したがって、チャネル上の遮光膜11は動作状態 ではフローティングとする。もし、遮光膜11と金属膜 12を連続して形成すると、金属遮光膜11、パッシベ ーション膜9およびノンドープa-Si膜5でMIS構 造が形成され、図2のような画素電極13が正フレーム 40 と負フレームとでTFTの電流特性が特にオフ特性で非 対称となり、オフ特性の劣化および液晶へのDC電圧の 印加の原因でパネル表示品質が劣化する。一方、上記の ように構成することで、かかる問題点が防止される。

【0028】最後にITOなどの透明性導電材料をスパ ッタして画素電極13をパターン形成する(図1

(g))。同時に透明導電体層14を遮光膜11上にも パターンして残す。これによって、遮光金属11が直接 液晶と接して化学的に不安定になることを防ぐ。無論、 画素電極13と導電体層14は分離している。

【0029】このようにソース・画素電極8、13間の コンタクトホールにおいて、ソース電極8と金属層12 を直接コンタクトさせることにより、画素電極13、金 属遮光膜12の順に形成したときに見られたコンタクト 不良がなく、良好なコンタクトが形成されることが確認 できた。前述のとおり、電極8表面には酸化膜が形成さ れるが、金属層12を直接スパッタ形成することで、そ の理由は明確ではないが、電極8と金属層12とが高さ 数オームの抵抗をもって接触している。また、遮光性も 十分にありプロジェクターなどの強光下での使用にも耐 えうるTFT構造となっている。また、パターニングエ

【0030】次に図3を用いて本発明の第2の実施例を 説明する。第1の実施例と同様にしてゲート電極2を形 成し(図3(a))、ゲート絶縁膜4、ノンドープa-Si膜5、低抵抗のn+a-Si膜6を連続成膜し、半 導体層をアイランド状にパターン形成する(図3

程は従来例と同様に7PRとなる。

(b))。次に走査線および信号線引出し部3上のゲー ト絶縁膜を除去する事なく、第2金属膜を堆積後、第2 金属膜とn+a-Si膜をパターニングすることにより 信号線およびドレイン電極7・ソース電極8を形成する (図3 (c))。次にSiNxなどでパッシベーション 膜9を堆積し、ソース電極8上のコンタクトホール10 を形成し、同時に走査線および信号線の引出し部3の絶 緑層を除去する(図3(d))。このとき、ソース電極 8上のコンタクトホール10の形成には約200nmの パッシベーション膜9を除去すればよいのに対し、引出 し部上ではパッシベーション膜9約200nmとゲート 絶縁膜4約600nmを除去しなくてはならないので、 【0027】次にCr、W、Ta、Alなどによ第3導 30 エッチング条件を最適化し、たとえば絶縁膜除去にO. およびCF。ガスを用いたドライエッチングによりコン タクトホール部がテーパー形状になるようにする必要が ある。その後、ソース電極8・画素電極13間のコンタ クトを兼ねた金属遮光膜11,12を形成し(図3 (e))、パターニングし、最後にITOなどの透明導 電材料により画素電極13を形成する(図3(f))。 この場合、走査線や信号線の引出し部のパターニングと パッシペーション膜のパターニングを同時に行うので、

> 【0031】次に図4を用いて本発明の第3の実施例を 説明する。本実施例では、前述の第1,第2の実施例の パッシベーション膜 9 成膜工程前に、水素プラズマ処理 を行うものである(図4(a))。これは遮光膜として Crなどの金属膜を用いる場合、金属膜11が帯電し、 TFTのパックチャネル16がオンし、それに伴うTF Tのオフ電流の増加によりパネルの表示品質が劣化する ことを防ぐため、水索プラズマ処理によりTFTのバッ クチャネル16の不活性化を行うことを目的とする。こ れによりTFTのバックチャネル16の不活性化を行う 50 ことを目的とする。こるによりa-Siバックチャネル

パターニング工程は6PRとなる。

16側にH. がSiH. の形で取り込まれ、Si同士の ネットワークが図4(b)として示すように粗の状態に なり、バックチャネル16が不活性化する。

【0032】図5に水素流量2000sccm、RFパ ワー250W、圧力200Paの条件で水素プラズマ処 理を行った場合の、TFTのバックチャネル特性のプラ ズマ時間依存性を示す。これより水素プラズマ処理を行 った場合の、TFTのバックチャネル特性のプラズマ時 間依存性を示す。これより水素プラズマ処理を30秒以 上行うことによりバックチャネル16が不活性化し、金 10 明するための工程断面図。 属遮光膜11、パッシベーション膜9、a−Si膜5に よりTFTパックチャネル16側にMIS構造が形成さ れても、TFTのオフ電流特性は安定し、パネルの表示 品質は向上する。

#### [0033]

【発明の効果】以上説明したように、本発明によるアク ティブマトリクス基板は、ゲート電極、ゲート絶縁膜、 半導体層、ドレイン・ソース電極からなる薄膜トランジ スタおよびそれを覆うパッシベーション膜が形成され、 パッシベーション膜上にTFTのチャネル部を遮光する 20 金属遮光層および画素電極からなる。また、ソース・画 素電極間のコンタクトは遮光膜金属および画素透明導電 材料により、この順に2層で取られている。

【0034】よって、本発明によればドレイン・画素間 層間分離型TFTパネルで問題となるソース・画素電極 間のコンタクトが十分にとれ、画素欠陥が減り、特性に 優れた製品を高歩留り、かつ低製造コストでつくること ができる。

【0035】また金属遮光層をソースと切り離しフロー ティングすることで画素が正負フレームでTFTのオフ 特性が非対称になることを防ぎ、パネルの表示品質を向 上させることが可能となる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例のアクティブマトリクス 液晶表示装置で用いる薄膜トランジスタの製造方法を説

【図2】金属遮光層をソース電極につなげた場合とフロ ーティングにした場合のTFTの電流特性の比較。

【図3】本発明の第2の実施例の薄膜トランジスタの製 造方法を説明するための工程断面図。

【図4】本発明の第3の実施例の薄膜トランジスタの製 造方法を説明するための工程断面図。

【図5】 TFTのバックチャネル電流特性の水素プラズ マ時間依存性。


【図6】従来のアクティブマトリクス液晶表示装置の構 诰。


【図7】従来の薄膜トランジスタの製造方法を説明する ための工程断面図。


【図8】特開昭64-68729で開示された薄膜トラ ンジスタの断面図。


【図9】実開平1-104051で開示された薄膜トラ ンジスタの断面図。

[図8] [図4] 【図2】












[図9]





[図5]



【図6】

